Edgar E. Iglesias d6ccfc7e67 hw/arm: versal: Connect the CRL ...

Connect the CRL (Clock Reset LPD) to the Versal SoC.

Signed-off-by: Edgar E. Iglesias <edgar.iglesias@amd.com>
Reviewed-by: Frederic Konrad <fkonrad@amd.com>
Reviewed-by: Francisco Iglesias <francisco.iglesias@amd.com>
Message-id: 20220406174303.2022038-5-edgar.iglesias@xilinx.com
Signed-off-by: Peter Maydell <peter.maydell@linaro.org>

2022-04-21 11:37:03 +01:00

..

allwinner-a10.h

…

allwinner-h3.h

…

armsse-version.h

…

armsse.h

…

armv7m.h

…

aspeed_soc.h

ast2600: Add Secure Boot Controller model

2022-02-26 18:40:51 +01:00

aspeed.h

…

bcm2835_peripherals.h

…

bcm2836.h

…

boot.h

hw/arm/boot: Drop nb_cpus field from arm_boot_info

2022-02-08 10:56:28 +00:00

digic.h

…

exynos4210.h

…

fdt.h

…

fsl-imx6.h

…

fsl-imx6ul.h

…

fsl-imx7.h

…

fsl-imx25.h

…

fsl-imx31.h

…

linux-boot-if.h

…

msf2-soc.h

…

npcm7xx.h

…

nrf51_soc.h

…

nrf51.h

…

omap.h

…

primecell.h

…

pxa.h

…

raspi_platform.h

…

sharpsl.h

…

smmu-common.h

…

smmuv3.h

…

soc_dma.h

…

stm32f100_soc.h

…

stm32f205_soc.h

…

stm32f405_soc.h

…

sysbus-fdt.h

…

virt.h

hw/arm/virt: Disable LPA2 for -machine virt-6.2

2022-03-07 14:32:21 +00:00

xlnx-versal.h

hw/arm: versal: Connect the CRL

2022-04-21 11:37:03 +01:00

xlnx-zynqmp.h

hw/arm/xlnx-zynqmp: Connect 4 TTC timers

2022-04-21 11:37:03 +01:00