tcg/loongarch64: Implement mul/mulsh/muluh/div/divu/rem/remu ops
Signed-off-by: WANG Xuerui <git@xen0n.name> Reviewed-by: Richard Henderson <richard.henderson@linaro.org> Reviewed-by: Philippe Mathieu-Daudé <f4bug@amsat.org> Message-Id: <20211221054105.178795-19-git@xen0n.name> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
39f54ce5c4
commit
ff13c19689
@ -23,3 +23,4 @@ C_O1_I2(r, r, rU)
|
||||
C_O1_I2(r, r, rW)
|
||||
C_O1_I2(r, 0, rZ)
|
||||
C_O1_I2(r, rZ, rN)
|
||||
C_O1_I2(r, rZ, rZ)
|
||||
|
@ -717,6 +717,55 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
}
|
||||
break;
|
||||
|
||||
case INDEX_op_mul_i32:
|
||||
tcg_out_opc_mul_w(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_mul_i64:
|
||||
tcg_out_opc_mul_d(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_mulsh_i32:
|
||||
tcg_out_opc_mulh_w(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_mulsh_i64:
|
||||
tcg_out_opc_mulh_d(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_muluh_i32:
|
||||
tcg_out_opc_mulh_wu(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_muluh_i64:
|
||||
tcg_out_opc_mulh_du(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_div_i32:
|
||||
tcg_out_opc_div_w(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_div_i64:
|
||||
tcg_out_opc_div_d(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_divu_i32:
|
||||
tcg_out_opc_div_wu(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_divu_i64:
|
||||
tcg_out_opc_div_du(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_rem_i32:
|
||||
tcg_out_opc_mod_w(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_rem_i64:
|
||||
tcg_out_opc_mod_d(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_remu_i32:
|
||||
tcg_out_opc_mod_wu(s, a0, a1, a2);
|
||||
break;
|
||||
case INDEX_op_remu_i64:
|
||||
tcg_out_opc_mod_du(s, a0, a1, a2);
|
||||
break;
|
||||
|
||||
case INDEX_op_mov_i32: /* Always emitted via tcg_out_mov. */
|
||||
case INDEX_op_mov_i64:
|
||||
default:
|
||||
@ -808,6 +857,22 @@ static TCGConstraintSetIndex tcg_target_op_def(TCGOpcode op)
|
||||
case INDEX_op_sub_i64:
|
||||
return C_O1_I2(r, rZ, rN);
|
||||
|
||||
case INDEX_op_mul_i32:
|
||||
case INDEX_op_mul_i64:
|
||||
case INDEX_op_mulsh_i32:
|
||||
case INDEX_op_mulsh_i64:
|
||||
case INDEX_op_muluh_i32:
|
||||
case INDEX_op_muluh_i64:
|
||||
case INDEX_op_div_i32:
|
||||
case INDEX_op_div_i64:
|
||||
case INDEX_op_divu_i32:
|
||||
case INDEX_op_divu_i64:
|
||||
case INDEX_op_rem_i32:
|
||||
case INDEX_op_rem_i64:
|
||||
case INDEX_op_remu_i32:
|
||||
case INDEX_op_remu_i64:
|
||||
return C_O1_I2(r, rZ, rZ);
|
||||
|
||||
default:
|
||||
g_assert_not_reached();
|
||||
}
|
||||
|
@ -93,8 +93,8 @@ typedef enum {
|
||||
|
||||
/* optional instructions */
|
||||
#define TCG_TARGET_HAS_movcond_i32 0
|
||||
#define TCG_TARGET_HAS_div_i32 0
|
||||
#define TCG_TARGET_HAS_rem_i32 0
|
||||
#define TCG_TARGET_HAS_div_i32 1
|
||||
#define TCG_TARGET_HAS_rem_i32 1
|
||||
#define TCG_TARGET_HAS_div2_i32 0
|
||||
#define TCG_TARGET_HAS_rot_i32 1
|
||||
#define TCG_TARGET_HAS_deposit_i32 1
|
||||
@ -105,8 +105,8 @@ typedef enum {
|
||||
#define TCG_TARGET_HAS_sub2_i32 0
|
||||
#define TCG_TARGET_HAS_mulu2_i32 0
|
||||
#define TCG_TARGET_HAS_muls2_i32 0
|
||||
#define TCG_TARGET_HAS_muluh_i32 0
|
||||
#define TCG_TARGET_HAS_mulsh_i32 0
|
||||
#define TCG_TARGET_HAS_muluh_i32 1
|
||||
#define TCG_TARGET_HAS_mulsh_i32 1
|
||||
#define TCG_TARGET_HAS_ext8s_i32 1
|
||||
#define TCG_TARGET_HAS_ext16s_i32 1
|
||||
#define TCG_TARGET_HAS_ext8u_i32 1
|
||||
@ -130,8 +130,8 @@ typedef enum {
|
||||
|
||||
/* 64-bit operations */
|
||||
#define TCG_TARGET_HAS_movcond_i64 0
|
||||
#define TCG_TARGET_HAS_div_i64 0
|
||||
#define TCG_TARGET_HAS_rem_i64 0
|
||||
#define TCG_TARGET_HAS_div_i64 1
|
||||
#define TCG_TARGET_HAS_rem_i64 1
|
||||
#define TCG_TARGET_HAS_div2_i64 0
|
||||
#define TCG_TARGET_HAS_rot_i64 1
|
||||
#define TCG_TARGET_HAS_deposit_i64 1
|
||||
@ -163,8 +163,8 @@ typedef enum {
|
||||
#define TCG_TARGET_HAS_sub2_i64 0
|
||||
#define TCG_TARGET_HAS_mulu2_i64 0
|
||||
#define TCG_TARGET_HAS_muls2_i64 0
|
||||
#define TCG_TARGET_HAS_muluh_i64 0
|
||||
#define TCG_TARGET_HAS_mulsh_i64 0
|
||||
#define TCG_TARGET_HAS_muluh_i64 1
|
||||
#define TCG_TARGET_HAS_mulsh_i64 1
|
||||
|
||||
/* not defined -- call should be eliminated at compile time */
|
||||
void tb_target_set_jmp_target(uintptr_t, uintptr_t, uintptr_t, uintptr_t);
|
||||
|
Loading…
Reference in New Issue
Block a user