mirror of https://gitlab.com/qemu-project/qemu
tcg: Move tcg_gen_op* out of line
In addition to moving out of line, with CONFIG_DEBUG_TCG mark them all noinline. Signed-off-by: Richard Henderson <richard.henderson@linaro.org> Message-Id: <20231029210848.78234-3-richard.henderson@linaro.org>
This commit is contained in:
parent
ecfa1877f7
commit
6fc75d50a5
|
@ -25,214 +25,50 @@ void vec_gen_2(TCGOpcode, TCGType, unsigned, TCGArg, TCGArg);
|
||||||
void vec_gen_3(TCGOpcode, TCGType, unsigned, TCGArg, TCGArg, TCGArg);
|
void vec_gen_3(TCGOpcode, TCGType, unsigned, TCGArg, TCGArg, TCGArg);
|
||||||
void vec_gen_4(TCGOpcode, TCGType, unsigned, TCGArg, TCGArg, TCGArg, TCGArg);
|
void vec_gen_4(TCGOpcode, TCGType, unsigned, TCGArg, TCGArg, TCGArg, TCGArg);
|
||||||
|
|
||||||
static inline void tcg_gen_op1_i32(TCGOpcode opc, TCGv_i32 a1)
|
void tcg_gen_op1_i32(TCGOpcode, TCGv_i32);
|
||||||
{
|
void tcg_gen_op1_i64(TCGOpcode, TCGv_i64);
|
||||||
tcg_gen_op1(opc, tcgv_i32_arg(a1));
|
void tcg_gen_op1i(TCGOpcode, TCGArg);
|
||||||
}
|
void tcg_gen_op2_i32(TCGOpcode, TCGv_i32, TCGv_i32);
|
||||||
|
void tcg_gen_op2_i64(TCGOpcode, TCGv_i64, TCGv_i64);
|
||||||
static inline void tcg_gen_op1_i64(TCGOpcode opc, TCGv_i64 a1)
|
void tcg_gen_op2i_i32(TCGOpcode, TCGv_i32, TCGArg);
|
||||||
{
|
void tcg_gen_op2i_i64(TCGOpcode, TCGv_i64, TCGArg);
|
||||||
tcg_gen_op1(opc, tcgv_i64_arg(a1));
|
void tcg_gen_op2ii(TCGOpcode, TCGArg, TCGArg);
|
||||||
}
|
void tcg_gen_op3_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32);
|
||||||
|
void tcg_gen_op3_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64);
|
||||||
static inline void tcg_gen_op1i(TCGOpcode opc, TCGArg a1)
|
void tcg_gen_op3i_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGArg);
|
||||||
{
|
void tcg_gen_op3i_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGArg);
|
||||||
tcg_gen_op1(opc, a1);
|
void tcg_gen_ldst_op_i32(TCGOpcode, TCGv_i32, TCGv_ptr, TCGArg);
|
||||||
}
|
void tcg_gen_ldst_op_i64(TCGOpcode, TCGv_i64, TCGv_ptr, TCGArg);
|
||||||
|
void tcg_gen_op4_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32, TCGv_i32);
|
||||||
static inline void tcg_gen_op2_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2)
|
void tcg_gen_op4_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64, TCGv_i64);
|
||||||
{
|
void tcg_gen_op4i_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32, TCGArg);
|
||||||
tcg_gen_op2(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2));
|
void tcg_gen_op4i_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64, TCGArg);
|
||||||
}
|
void tcg_gen_op4ii_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGArg, TCGArg);
|
||||||
|
void tcg_gen_op4ii_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGArg, TCGArg);
|
||||||
static inline void tcg_gen_op2_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2)
|
void tcg_gen_op5_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32,
|
||||||
{
|
TCGv_i32, TCGv_i32);
|
||||||
tcg_gen_op2(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2));
|
void tcg_gen_op5_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64,
|
||||||
}
|
TCGv_i64, TCGv_i64);
|
||||||
|
void tcg_gen_op5i_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32,
|
||||||
static inline void tcg_gen_op2i_i32(TCGOpcode opc, TCGv_i32 a1, TCGArg a2)
|
TCGv_i32, TCGArg);
|
||||||
{
|
void tcg_gen_op5i_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64,
|
||||||
tcg_gen_op2(opc, tcgv_i32_arg(a1), a2);
|
TCGv_i64, TCGArg);
|
||||||
}
|
void tcg_gen_op5ii_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32,
|
||||||
|
TCGArg, TCGArg);
|
||||||
static inline void tcg_gen_op2i_i64(TCGOpcode opc, TCGv_i64 a1, TCGArg a2)
|
void tcg_gen_op5ii_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64,
|
||||||
{
|
TCGArg, TCGArg);
|
||||||
tcg_gen_op2(opc, tcgv_i64_arg(a1), a2);
|
void tcg_gen_op6_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32,
|
||||||
}
|
TCGv_i32, TCGv_i32, TCGv_i32);
|
||||||
|
void tcg_gen_op6_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64,
|
||||||
static inline void tcg_gen_op2ii(TCGOpcode opc, TCGArg a1, TCGArg a2)
|
TCGv_i64, TCGv_i64, TCGv_i64);
|
||||||
{
|
void tcg_gen_op6i_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32,
|
||||||
tcg_gen_op2(opc, a1, a2);
|
TCGv_i32, TCGv_i32, TCGArg);
|
||||||
}
|
void tcg_gen_op6i_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64,
|
||||||
|
TCGv_i64, TCGv_i64, TCGArg);
|
||||||
static inline void tcg_gen_op3_i32(TCGOpcode opc, TCGv_i32 a1,
|
void tcg_gen_op6ii_i32(TCGOpcode, TCGv_i32, TCGv_i32, TCGv_i32,
|
||||||
TCGv_i32 a2, TCGv_i32 a3)
|
TCGv_i32, TCGArg, TCGArg);
|
||||||
{
|
void tcg_gen_op6ii_i64(TCGOpcode, TCGv_i64, TCGv_i64, TCGv_i64,
|
||||||
tcg_gen_op3(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2), tcgv_i32_arg(a3));
|
TCGv_i64, TCGArg, TCGArg);
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op3_i64(TCGOpcode opc, TCGv_i64 a1,
|
|
||||||
TCGv_i64 a2, TCGv_i64 a3)
|
|
||||||
{
|
|
||||||
tcg_gen_op3(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2), tcgv_i64_arg(a3));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op3i_i32(TCGOpcode opc, TCGv_i32 a1,
|
|
||||||
TCGv_i32 a2, TCGArg a3)
|
|
||||||
{
|
|
||||||
tcg_gen_op3(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2), a3);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op3i_i64(TCGOpcode opc, TCGv_i64 a1,
|
|
||||||
TCGv_i64 a2, TCGArg a3)
|
|
||||||
{
|
|
||||||
tcg_gen_op3(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2), a3);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_ldst_op_i32(TCGOpcode opc, TCGv_i32 val,
|
|
||||||
TCGv_ptr base, TCGArg offset)
|
|
||||||
{
|
|
||||||
tcg_gen_op3(opc, tcgv_i32_arg(val), tcgv_ptr_arg(base), offset);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_ldst_op_i64(TCGOpcode opc, TCGv_i64 val,
|
|
||||||
TCGv_ptr base, TCGArg offset)
|
|
||||||
{
|
|
||||||
tcg_gen_op3(opc, tcgv_i64_arg(val), tcgv_ptr_arg(base), offset);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op4_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGv_i32 a4)
|
|
||||||
{
|
|
||||||
tcg_gen_op4(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), tcgv_i32_arg(a4));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op4_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGv_i64 a4)
|
|
||||||
{
|
|
||||||
tcg_gen_op4(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), tcgv_i64_arg(a4));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op4i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGArg a4)
|
|
||||||
{
|
|
||||||
tcg_gen_op4(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), a4);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op4i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGArg a4)
|
|
||||||
{
|
|
||||||
tcg_gen_op4(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), a4);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op4ii_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGArg a3, TCGArg a4)
|
|
||||||
{
|
|
||||||
tcg_gen_op4(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2), a3, a4);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op4ii_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGArg a3, TCGArg a4)
|
|
||||||
{
|
|
||||||
tcg_gen_op4(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2), a3, a4);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op5_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGv_i32 a4, TCGv_i32 a5)
|
|
||||||
{
|
|
||||||
tcg_gen_op5(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), tcgv_i32_arg(a4), tcgv_i32_arg(a5));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op5_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGv_i64 a4, TCGv_i64 a5)
|
|
||||||
{
|
|
||||||
tcg_gen_op5(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), tcgv_i64_arg(a4), tcgv_i64_arg(a5));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op5i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGv_i32 a4, TCGArg a5)
|
|
||||||
{
|
|
||||||
tcg_gen_op5(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), tcgv_i32_arg(a4), a5);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op5i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGv_i64 a4, TCGArg a5)
|
|
||||||
{
|
|
||||||
tcg_gen_op5(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), tcgv_i64_arg(a4), a5);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op5ii_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGArg a4, TCGArg a5)
|
|
||||||
{
|
|
||||||
tcg_gen_op5(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), a4, a5);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op5ii_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGArg a4, TCGArg a5)
|
|
||||||
{
|
|
||||||
tcg_gen_op5(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), a4, a5);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op6_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGv_i32 a4,
|
|
||||||
TCGv_i32 a5, TCGv_i32 a6)
|
|
||||||
{
|
|
||||||
tcg_gen_op6(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), tcgv_i32_arg(a4), tcgv_i32_arg(a5),
|
|
||||||
tcgv_i32_arg(a6));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op6_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGv_i64 a4,
|
|
||||||
TCGv_i64 a5, TCGv_i64 a6)
|
|
||||||
{
|
|
||||||
tcg_gen_op6(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), tcgv_i64_arg(a4), tcgv_i64_arg(a5),
|
|
||||||
tcgv_i64_arg(a6));
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op6i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGv_i32 a4,
|
|
||||||
TCGv_i32 a5, TCGArg a6)
|
|
||||||
{
|
|
||||||
tcg_gen_op6(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), tcgv_i32_arg(a4), tcgv_i32_arg(a5), a6);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op6i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGv_i64 a4,
|
|
||||||
TCGv_i64 a5, TCGArg a6)
|
|
||||||
{
|
|
||||||
tcg_gen_op6(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), tcgv_i64_arg(a4), tcgv_i64_arg(a5), a6);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op6ii_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
|
||||||
TCGv_i32 a3, TCGv_i32 a4,
|
|
||||||
TCGArg a5, TCGArg a6)
|
|
||||||
{
|
|
||||||
tcg_gen_op6(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
|
||||||
tcgv_i32_arg(a3), tcgv_i32_arg(a4), a5, a6);
|
|
||||||
}
|
|
||||||
|
|
||||||
static inline void tcg_gen_op6ii_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
|
||||||
TCGv_i64 a3, TCGv_i64 a4,
|
|
||||||
TCGArg a5, TCGArg a6)
|
|
||||||
{
|
|
||||||
tcg_gen_op6(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
|
||||||
tcgv_i64_arg(a3), tcgv_i64_arg(a4), a5, a6);
|
|
||||||
}
|
|
||||||
|
|
||||||
|
|
||||||
/* Generic ops. */
|
/* Generic ops. */
|
||||||
|
|
||||||
|
|
208
tcg/tcg-op.c
208
tcg/tcg-op.c
|
@ -90,6 +90,214 @@ void NI tcg_gen_op6(TCGOpcode opc, TCGArg a1, TCGArg a2, TCGArg a3,
|
||||||
op->args[5] = a6;
|
op->args[5] = a6;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
/*
|
||||||
|
* With CONFIG_DEBUG_TCG, tcgv_*_tmp via tcgv_*_arg, is an out-of-line
|
||||||
|
* assertion check. Force tail calls to avoid too much code expansion.
|
||||||
|
*/
|
||||||
|
#ifdef CONFIG_DEBUG_TCG
|
||||||
|
# define DNI NI
|
||||||
|
#else
|
||||||
|
# define DNI
|
||||||
|
#endif
|
||||||
|
|
||||||
|
void DNI tcg_gen_op1_i32(TCGOpcode opc, TCGv_i32 a1)
|
||||||
|
{
|
||||||
|
tcg_gen_op1(opc, tcgv_i32_arg(a1));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op1_i64(TCGOpcode opc, TCGv_i64 a1)
|
||||||
|
{
|
||||||
|
tcg_gen_op1(opc, tcgv_i64_arg(a1));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op1i(TCGOpcode opc, TCGArg a1)
|
||||||
|
{
|
||||||
|
tcg_gen_op1(opc, a1);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op2_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2)
|
||||||
|
{
|
||||||
|
tcg_gen_op2(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op2_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2)
|
||||||
|
{
|
||||||
|
tcg_gen_op2(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op2i_i32(TCGOpcode opc, TCGv_i32 a1, TCGArg a2)
|
||||||
|
{
|
||||||
|
tcg_gen_op2(opc, tcgv_i32_arg(a1), a2);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op2i_i64(TCGOpcode opc, TCGv_i64 a1, TCGArg a2)
|
||||||
|
{
|
||||||
|
tcg_gen_op2(opc, tcgv_i64_arg(a1), a2);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op2ii(TCGOpcode opc, TCGArg a1, TCGArg a2)
|
||||||
|
{
|
||||||
|
tcg_gen_op2(opc, a1, a2);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op3_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2, TCGv_i32 a3)
|
||||||
|
{
|
||||||
|
tcg_gen_op3(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2), tcgv_i32_arg(a3));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op3_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2, TCGv_i64 a3)
|
||||||
|
{
|
||||||
|
tcg_gen_op3(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2), tcgv_i64_arg(a3));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op3i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2, TCGArg a3)
|
||||||
|
{
|
||||||
|
tcg_gen_op3(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2), a3);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op3i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2, TCGArg a3)
|
||||||
|
{
|
||||||
|
tcg_gen_op3(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2), a3);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_ldst_op_i32(TCGOpcode opc, TCGv_i32 val,
|
||||||
|
TCGv_ptr base, TCGArg offset)
|
||||||
|
{
|
||||||
|
tcg_gen_op3(opc, tcgv_i32_arg(val), tcgv_ptr_arg(base), offset);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_ldst_op_i64(TCGOpcode opc, TCGv_i64 val,
|
||||||
|
TCGv_ptr base, TCGArg offset)
|
||||||
|
{
|
||||||
|
tcg_gen_op3(opc, tcgv_i64_arg(val), tcgv_ptr_arg(base), offset);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op4_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGv_i32 a3, TCGv_i32 a4)
|
||||||
|
{
|
||||||
|
tcg_gen_op4(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), tcgv_i32_arg(a4));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op4_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGv_i64 a3, TCGv_i64 a4)
|
||||||
|
{
|
||||||
|
tcg_gen_op4(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), tcgv_i64_arg(a4));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op4i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGv_i32 a3, TCGArg a4)
|
||||||
|
{
|
||||||
|
tcg_gen_op4(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), a4);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op4i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGv_i64 a3, TCGArg a4)
|
||||||
|
{
|
||||||
|
tcg_gen_op4(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), a4);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op4ii_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGArg a3, TCGArg a4)
|
||||||
|
{
|
||||||
|
tcg_gen_op4(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2), a3, a4);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op4ii_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGArg a3, TCGArg a4)
|
||||||
|
{
|
||||||
|
tcg_gen_op4(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2), a3, a4);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op5_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGv_i32 a3, TCGv_i32 a4, TCGv_i32 a5)
|
||||||
|
{
|
||||||
|
tcg_gen_op5(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), tcgv_i32_arg(a4), tcgv_i32_arg(a5));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op5_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGv_i64 a3, TCGv_i64 a4, TCGv_i64 a5)
|
||||||
|
{
|
||||||
|
tcg_gen_op5(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), tcgv_i64_arg(a4), tcgv_i64_arg(a5));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op5i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGv_i32 a3, TCGv_i32 a4, TCGArg a5)
|
||||||
|
{
|
||||||
|
tcg_gen_op5(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), tcgv_i32_arg(a4), a5);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op5i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGv_i64 a3, TCGv_i64 a4, TCGArg a5)
|
||||||
|
{
|
||||||
|
tcg_gen_op5(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), tcgv_i64_arg(a4), a5);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op5ii_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGv_i32 a3, TCGArg a4, TCGArg a5)
|
||||||
|
{
|
||||||
|
tcg_gen_op5(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), a4, a5);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op5ii_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGv_i64 a3, TCGArg a4, TCGArg a5)
|
||||||
|
{
|
||||||
|
tcg_gen_op5(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), a4, a5);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op6_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2, TCGv_i32 a3,
|
||||||
|
TCGv_i32 a4, TCGv_i32 a5, TCGv_i32 a6)
|
||||||
|
{
|
||||||
|
tcg_gen_op6(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), tcgv_i32_arg(a4), tcgv_i32_arg(a5),
|
||||||
|
tcgv_i32_arg(a6));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op6_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2, TCGv_i64 a3,
|
||||||
|
TCGv_i64 a4, TCGv_i64 a5, TCGv_i64 a6)
|
||||||
|
{
|
||||||
|
tcg_gen_op6(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), tcgv_i64_arg(a4), tcgv_i64_arg(a5),
|
||||||
|
tcgv_i64_arg(a6));
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op6i_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2, TCGv_i32 a3,
|
||||||
|
TCGv_i32 a4, TCGv_i32 a5, TCGArg a6)
|
||||||
|
{
|
||||||
|
tcg_gen_op6(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), tcgv_i32_arg(a4), tcgv_i32_arg(a5), a6);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op6i_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2, TCGv_i64 a3,
|
||||||
|
TCGv_i64 a4, TCGv_i64 a5, TCGArg a6)
|
||||||
|
{
|
||||||
|
tcg_gen_op6(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), tcgv_i64_arg(a4), tcgv_i64_arg(a5), a6);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op6ii_i32(TCGOpcode opc, TCGv_i32 a1, TCGv_i32 a2,
|
||||||
|
TCGv_i32 a3, TCGv_i32 a4, TCGArg a5, TCGArg a6)
|
||||||
|
{
|
||||||
|
tcg_gen_op6(opc, tcgv_i32_arg(a1), tcgv_i32_arg(a2),
|
||||||
|
tcgv_i32_arg(a3), tcgv_i32_arg(a4), a5, a6);
|
||||||
|
}
|
||||||
|
|
||||||
|
void DNI tcg_gen_op6ii_i64(TCGOpcode opc, TCGv_i64 a1, TCGv_i64 a2,
|
||||||
|
TCGv_i64 a3, TCGv_i64 a4, TCGArg a5, TCGArg a6)
|
||||||
|
{
|
||||||
|
tcg_gen_op6(opc, tcgv_i64_arg(a1), tcgv_i64_arg(a2),
|
||||||
|
tcgv_i64_arg(a3), tcgv_i64_arg(a4), a5, a6);
|
||||||
|
}
|
||||||
|
|
||||||
/* Generic ops. */
|
/* Generic ops. */
|
||||||
|
|
||||||
static void add_last_as_label_use(TCGLabel *l)
|
static void add_last_as_label_use(TCGLabel *l)
|
||||||
|
|
Loading…
Reference in New Issue